|
|
|
|
|
|
|
[Original]
[Print]
[Top]
|
在 MIPS处理器设计透析，P85页里面有一个 MIPS异常入口表
当SR(BEV=1)的时候，TLB refill OXBFC00200 OX1FC00000
1. 后面的物理地址应该是OX1FC00200（印刷错误，我查了see mips run的英文版，是OX1FC00200）
2. 假定是OX1FC00200，也和网上的其他资料不同啊。
比如在 网上提到MIPS R3000的异常入口表述 都是这样的：
Address Description
0x80000000 UTLB miss exception
0x80000080 Other exceptions
0xbfc00000 Processor reset
0xbfc00100 UTLB miss exception, if BEV is set in c0_status
0xbfc00180 Other exceptions, if BEV is set in c0_status
而且在同作者所写的 IDT R30xx Family Software Reference Manual（www-ug.eecg.toronto.edu/~ece344/os161/R3000.pdf）中，关于异常入口 的表述和 see mips run上面是不一样的。
到底是 see mips run上面错了，还是网上其他的资料都错了，还是另有其他原因呢？哪位兄弟能解释一下啊 。thanks
|
|
|
----
|
|
[Original]
[Print]
[Top]
|
|
|
声明: 本页内容为中国Linux论坛的内容镜像，文章的版权以及其他所有的相关权利属于中国Linux论坛和相应文章的作者，如果转载，请注明文章来源及相关版权信息。